


(54) LIQUID CRYSTAL DISPLAY DEVICE

(11) 5-273589 (A) (43) 22.10.1993 (19) JP
 (21) Appl. No. 4-102144 (22) 27.3.1992
 (71) SONY CORP (72) MASUMITSU INO
 (51) Int. Cl.⁵ G02F1/136, G02F1/133, G02F1/1333, H01L27/12, H01L29/784

PURPOSE: To prevent a temperature rise caused by the heat generation of an active matrix type liquid crystal display device.

CONSTITUTION: An active matrix substrate 2 and a counter substrate 3 are arranged to be faced through a specified gap, and a liquid crystal layer is held in the gap. A driving circuit part is formed in addition to a display part in the substrate 2, thereby attaining monolithic structure. The display part includes a display unit arranged in a matrix state or a picture element. Meanwhile, the driving circuit part includes a TFT 5 having high current driving ability and becomes a strong heat generation source. A thermal conduction member 6 is provided to surround the TFT 5 and connected to a heat radiation pad 7.




1: liquid crystal display device, 4: spacer

(54) LIQUID CRYSTAL IMAGE DISPLAY DEVICE AND PRODUCTION OF SEMICONDUCTOR OPTICAL MEMBER

(11) 5-273591 (A) (43) 22.10.1993 (19) JP
 (21) Appl. No. 4-219558 (22) 28.7.1992 (33) JP (31) 91p.194115 (32) 2.8.1991(6)
 (71) CANON INC (72) TAKAO YONEHARA(10)
 (51) Int. Cl.⁵ G02F1/136, G02F1/1333, G02F1/1335, G02F1/1345, H01L27/12, H01L29/784

PURPOSE: To improve image quality by removing the light opaque substrate below a liquid crystal image part so that light can be transmitted to liquid crystal picture element parts.


CONSTITUTION: A porous Si base body 18 is fully etched by a selective etching liquid for porous Si and only the porous Si is subjected to electroless wet chemical etching to allow a single crystalline Si layer 19 formed as a thin film to remain on insulating layers 21, 22. The entire part is then coated with an etching preventive film 23 without the region of the rear surface to be formed transparent to light and thereafter, the Si base body 20 or the Si base body 20 and the insulating layers 21, 22 are removed by etching until the insulating surface of the insulating layer 21 or the single crystal plane of the single crystalline Si layer 19 is exposed from the apertures. After the etching preventive film 23 is peeled, the single crystalline Si layer 19 equal to a silicon wafer in the crystallinity is flatly and uniformly formed as a thin layer on the Si base body 20 and insulating layers 21, 22 which are partly formed transparent to light. This single crystalline Si layer is thus formed over the entire area of the wafer to a large area.

**(54) ACTIVE MATRIX TYPE LIQUID CRYSTAL DISPLAY ELEMENT AND ITS PRODUCTION**

(11) 5-273592 (A) (43) 22.10.1993 (19) JP
 (21) Appl. No. 4-359794 (22) 29.12.1992 (33) JP (31) 92p.16521 (32) 31.1.1992
 (71) CANON INC (72) SHIGETOSHI SUGAWA(3)
 (51) Int. Cl.⁵ G02F1/136, G02F1/1343, H01L27/12, H01L29/784

PURPOSE: To improve an opening rate and the stability of picture element signals by forming the electrodes on a common side of holding capacitors with common wirings over the entire surface or across plural rows and columns.

CONSTITUTION: Signal lines 102 are connected to the source side of picture element transistors. Second transparent electrode are formed over the entire surface of the picture elements so as to form the holding capacitors in a pair with first transparent electrode 105 under the first transparent electrode 105. The second transparent electrode on the respective adjacent picture elements are connected to each other and the potentials thereof are taken by a VCOM on the circumference of the panel. The first transparent electrode 105 are connected to the drain sides of the picture element TRs through the holes opened in the second transparent electrode. Then, video signals are transferred to the picture elements, the gates of which are held turned on, by successively impressing the voltages to turn on the gates to gate wirings 101 and inputting the video signals to the signal wirings 102.



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-273589

(43)公開日 平成5年(1993)10月22日

(51)Int.Cl. ⁵	識別記号	庁内整理番号	F I	技術表示箇所
G 0 2 F 1/136	5 0 0	9018-2K		
	1/133	7820-2K		
	1/1333	9225-2K		
H 0 1 L 27/12	A	9056-4M	H 0 1 L 29/ 78	3 1 1 N

審査請求 未請求 請求項の数2(全 9 頁) 最終頁に続く

(21)出願番号 特願平4-102144

(22)出願日 平成4年(1992)3月27日

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 猪野 益充

東京都品川区北品川6丁目7番35号 ソニー株式会社内


(74)代理人 弁理士 高橋 光男

(54)【発明の名称】 液晶表示装置

(57)【要約】

【目的】 アクティブマトリクス型液晶表示装置の発熱による温度上昇を防止する。

【構成】 アクティブマトリクス基板2と対向基板3とは所定の間隙を介して対面配置しており間隙内に液晶層を保持する。アクティブマトリクス基板2には表示部に加えて駆動回路部も形成されておりモノリシック構造となっている。表示部はマトリクス状に配列された表示ユニットあるいは画素を含んでいる。一方、駆動回路部は電流駆動能力の高いTFT5を含んでおり強力な発熱源となる。このTFT5を囲む様に熱伝導部材6が設けられており放熱パッド7に接続している。



【特許請求の範囲】

【請求項1】 マトリクス状に配列された複数の表示ユニットからなる液晶表示部及びこの液晶表示部に接続され薄膜トランジスタから構成された駆動回路部が形成されたアクティブマトリクス基板と、対向電極を有し前記アクティブマトリクス基板に対向配置された対向基板と、前記アクティブマトリクス基板と対向基板との間に保持された液晶層とを備え、前記薄膜トランジスタの周囲部に熱伝導部材を配置し、この熱伝導部材を外部の支持体に接続した事を特徴とする液晶表示装置。

【請求項2】 マトリクス状に配列された複数の表示ユニットからなる液晶表示部及びこの液晶表示部に接続され薄膜トランジスタから構成された駆動回路部が形成されたアクティブマトリクス基板と、対向電極を有し前記アクティブマトリクス基板に対向配置された対向基板と、前記アクティブマトリクス基板と対向基板との間に保持された液晶層とを備え、前記薄膜トランジスタを覆う保護膜上を熱伝導部材で被覆し、この熱伝導部材を外部の支持体に接続した事を特徴とする液晶表示装置。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明は表示部あるいは画素部とともに駆動回路部も同一基板上に形成されたモノリシックタイプのアクティブマトリクス型液晶表示装置に関する。より詳しくは、駆動回路部に設けられた薄膜トランジスタからの発熱に対する放熱構造に関する。

【0002】

【従来の技術】 本発明の背景を明らかにする為に図9を参照してモノリシックタイプのアクティブマトリクス型液晶表示装置の一般的な構造を簡潔に説明する。この型の表示装置はアクティブマトリクス基板101と対向基板102をスペーサ103で貼り合わせた構造を有し、両基板101、102の間隙には液晶層が封入充填されている。アクティブマトリクス基板101の内表面には画素部もしくは表示部104が形成されている。この表示部104はマトリクス状に配列された画素電極とこれを個々に駆動する為のスイッチング素子とを含んでいゝる。スイッチング素子は通常多結晶シリコンからなる薄膜トランジスタが用いられている。アクティブマトリクス基板101には駆動回路部あるいは周辺部も設けられており、これには水平駆動回路105や垂直駆動回路106が含まれる。これらの駆動回路はスイッチング素子を例えば点順次で駆動し画像表示を行なうものである。これらの駆動回路105、106も多結晶シリコンからなる薄膜トランジスタで構成されている。周辺部は引き出し電極107を介して外部回路に接続される。

【0003】

【発明が解決しようとする課題】 引き続き図9を参照して発明が解決しようとする課題を簡潔に説明する。アクティブマトリクス基板101は一般に石英ガラス材料か

ら構成されており熱伝導率は $14.2 \times 10^{-3} \text{W/cm} \cdot \text{K}$ 程度であって通常のLSI製造に用いられるシリコンウェハの $1/60$ と小さい。この基板の内表面には前述した様に駆動回路105、106が形成されている。これらの駆動回路に含まれる薄膜トランジスタは高密度で集積されており且つ高速で動作するので発熱が伴う。しかしながらアクティブマトリクス基板101の放熱機能が不十分の為発生した熱は表示装置内に蓄積される傾向にある。基板表面からの輻射放熱だけでは冷却能力は不十分である。特に、液晶表示装置の使用環境温度が高い場合には冷却が行なわれない事になり装置内部にますます熱が蓄積する。一般に薄膜トランジスタはシリコンウェハ上に形成したMOSトランジスタと異なり、発熱に伴ないオン電流やオフ電流が増大し熱暴走を起し易い特性となっている。熱暴走が一旦生じると発熱量がますます増大し装置の破壊やカラーフィルタあるいは偏光板等の付属部品の熱変形をもたらし、信頼性上問題があった。

【0004】

20 【課題を解決するための手段】 上述した従来の技術の問題点あるいは課題に鑑み、本発明はモノリシック型のアクティブマトリクス型液晶表示装置に効果的な放熱機能を付与する事を目的とする。かかる目的を達成する為に講じられた手段を簡潔に説明する。この発明が対象とする液晶表示装置は一般的な構成として、マトリクス状に配列された複数の表示ユニットあるいは画素からなる液晶表示部及びこの液晶表示部に接続され薄膜トランジスタから構成された駆動回路部が形成されたアクティブマトリクス基板と、対向電極を有し前記アクティブマトリクス基板に対向配置された対向基板と、前記アクティブマトリクス基板と対向基板との間に保持された液晶層とを備えている。かかる構成を有する液晶表示装置において、前記薄膜トランジスタの周囲部に熱伝導部材を配置し且つこの熱伝導部材を外部の支持体に接続するという手段を講じた。あるいは、前記薄膜トランジスタを覆う保護膜上を熱伝導部材で被覆し且つこの熱伝導部材を外部の支持体に接続するという手段を講じた。

【0005】

40 【作用】 本発明によれば、発熱源となる薄膜トランジスタの近傍に熱伝導部材を配置する様にしている。この熱伝導部材は例えば金属膜をパタニングして形成され極めて熱伝達特性に優れている。従って、薄膜トランジスタからの発熱は近傍の熱伝導部材に伝わり最終的に外部の支持体あるいは金属フレームに放熱され優れた冷却機能が得られる。この為、表示装置内部の熱蓄積を抑制でき温度上昇を防げるので薄膜トランジスタ等の熱暴走を防止できる。

【0006】

50 【実施例】 以下図面を参照して本発明の好適な実施例を詳細に説明する。図1は本発明にかかるモノリシック型

アクティブマトリクスタイプ液晶表示装置の第一実施例を示す模式的な斜視図である。この液晶表示装置1は、アクティブマトリクス基板2と対向基板3とをスペーサ4を用いて所定の間隙を介し重ね合わせ該間隙内に液晶層を封入充填してなる液晶セル構造を有する。アクティブマトリクス基板2及び対向基板3は例えば耐熱性に優れ且つ高純度の石英ガラス材料等からなり、液晶層は例えばツイストネマティック配向された液晶材料からなる。なお図示しないが、液晶セル構造の表裏両面には通常偏光板が貼り付けられている。又、対向基板3の内表面には対向電極とカラーフィルタが形成されている。

【0007】アクティブマトリクス基板2の内表面中央部にはマトリクス状に配列された複数の表示ユニットあるいは画素からなる液晶表示部(図示省略)が形成されている。又、周辺部には垂直駆動回路部及び水平駆動回路部が形成されている。図示の例では、これらの駆動回路部に含まれる薄膜トランジスタあるいはTFTを1個だけ取り出し拡大誇張して示してある。このTFT5の周囲には熱伝導部材6が配置されている。熱伝導部材6は例えば高い熱伝導率を有する金属等をアクティブマトリクス基板2の表面に成膜した後所定の形状にパタニングして得られる。金属材料としては例えばアルミニウム、銅、金あるいはステンレス等を選択する事ができる。又、金属材料に代えて例えば多結晶シリコン材料を用いても同様な熱伝導機能を得る事ができる。特に、多結晶シリコンはTFT5の半導体活性層やゲート電極等を構成する材料でもあるので製造工程上有利である。パタニングされた熱伝導部材6はTFT5の周辺部から延設されアクティブマトリクス基板2の露出した表面に形成された放熱パッド7に接続している。この放熱パッド7は外部の支持体例えば液晶セルの金属フレーム等に接触しており、発熱源となるTFT5に対して極めて効果的な放熱路を形成している。

【0008】図2は、図1に示すTFT5を拡大して示したものである。TFT5は島状にパタニングされた第一ポリシリコン膜8を半導体活性層として形成されている。第一ポリシリコン膜8を横切る様にゲート絶縁膜を介して第二ポリシリコン膜9がパタニング形成されておりゲート電極を構成する。ゲート電極の両側に位置するソース領域及びドレイン領域はコンタクト10を介して配線11に接続されている。この配線は第二ポリシリコン膜9と同一の材料あるいは金属膜材料から構成されている。かかる構造を有するTFT5の周囲には前述した様に熱伝導部材6がパタニング形成されている。この熱伝導部材6は例えば第二ポリシリコン膜9あるいは配線11と同一の材料を用いて形成でき、追加の成膜工程を要しないので製造上有利である。

【0009】図3に本発明の第二実施例を示す。石英基板21の表面にTFT22が形成されている。TFT22は半導体活性層を形成する第一ポリシリコン膜23と

ゲート絶縁膜24とゲート電極を構成する第二ポリシリコン膜25とを積層した構造を有する。なおゲート絶縁膜24は耐圧性を高める為酸化シリコン/窒化シリコン/酸化シリコンの3層構造となっている。TFT22の上部は第一層間絶縁膜あるいは第一PSG膜26により被覆されている。このPSG膜26の上にはパタニングされた配線27が形成されておりコンタクトホールを介してTFT22のソース領域及びドレイン領域に電気接続されている。配線27は第二層間絶縁膜あるいは第二PSG膜28により被覆されている。その上にはパッシベーション膜あるいはSiN膜29を介して熱伝導部材30が被覆されている。この熱伝導部材30は石英基板21に比べて遥かに大きな熱伝導率を有する膜材料から構成されており且つTFT22を上部から被覆しているので極めて効果的な放熱機能を奏する。

【0010】モノリシック型アクティブマトリクスタイプ液晶表示装置の基板周辺部に組み込まれる水平駆動回路あるいは垂直駆動回路は集積形成されたTFT群からなる。個々のTFTの機能により電流駆動能力が異なる。本発明は電流駆動能力が大きく強力な発熱源となる特定のTFTに対して選択的に適用する事が有効である。この点を明らかにする為、まず図4を参照して駆動回路部の構成を説明する。一般に、駆動回路部はシフトレジスタ回路41を備えており多数のCMOSTFTにより構成されている。シフトレジスタ回路41の両端には入力バッファ回路42と出力バッファ回路43が各々接続されている。これらのバッファ回路もTFTで構成されており、シフトレジスタ回路41に含まれるTFTに比べて電流駆動能力が大きい点に特徴がある。これらバッファ回路42, 43は入力信号あるいは出力信号の波形整形もしくは遅延時間の短縮を主目的とする。さらに、シフトレジスタ回路41にはクロック入力バッファ回路44を介してクロック信号が供給される様になっている。この入力バッファ回路44もシフトレジスタ回路41に使われるTFTに比べて10倍~1000倍の電流駆動能力を持っている。従って、これらのバッファ回路は強力な発熱源であり本発明の好適な対象となる。

【0011】図5にバッファ回路の一例を示す。このバッファ回路は電源ラインVDDと接地ラインGNDとの間に直列接続されたPチャネルトランジスタとNチャネルトランジスタとからなり、ともに大きな電流駆動能力を得る為デバイスサイズが大きい。かかる構造を有するバッファ回路の周辺及び/又は上部を熱伝導部材で囲む事により発熱源の冷却を図る。

【0012】又、本発明は保護回路に対しても効果的に適用可能である。図6に入力保護回路の一例を示す。この保護回路は入力パッドと内部回路側との間に介在し1個の入力抵抗と一対のNチャネルトランジスタとからなる。入力パッドに外部からサージ(破壊電圧)が加わった時多量の熱を生じる。従ってかかる構成を有する保護

回路の周辺及び／又は上部を熱伝導部材で囲む事により効果的な放熱が行なえる。

【0013】次に本発明の有用性を評価する為に適当な熱源モデルを設定し発熱状況のシミュレーションを行なった。図7に設定された熱源モデルを示す。これは、TFT素子をモデル化したものである。石英基板51の上に所定の面積を有する積層構造が配置されている。この積層構造は下から順に第一PolySi膜52、SiO₂膜53、第二PolySi膜54、PSG膜55を有している。この積層構造の上にはさらに液晶層56が配置している。各層の膜厚dについては典型的なTFTデバイスに併せて、第一PolySi膜52を450×10⁻⁸cmに設定し、SiO₂膜53を800×10⁻⁸cmに設定し、第二PolySi膜54を3500×10⁻⁸cmに設定し、PSG膜55を7500×10⁻⁸cmに設定し

た。又、各層の熱伝導率Kについては例えば理科年表から得られる数値を当て、シリコンからなる第一PolySi膜52及び第二PolySi膜54については0.8W/cm・Kとし、二酸化シリコンからなるSiO₂膜53、PSG膜55及び石英基板51については0.014W/cm・Kとした。さらに、液晶層56についてはベンゼンで近似する事とし熱伝導率を0.0016W/cm・Kとした。

【0014】この様にパラメータを設定した上で当該熱源モデルの熱抵抗R_tを以下の数式に従って計算した。この計算によれば、熱抵抗R_tは(5.97×10⁻³)/A+55.684 (°C/W)で与えられる。なお、パラメータAは熱源モデルの表面積である。

【数1】

$$\begin{aligned}
 R_t &= \frac{1}{A} \left(\frac{d(1\text{PolySi})}{K(1\text{PolySi})} + \frac{d(\text{SiO}_2)}{K(\text{SiO}_2)} \right. \\
 &\quad \left. + \frac{d(2\text{PolySi})}{K(2\text{PolySi})} + \frac{d(\text{PSG})}{K(\text{PSG})} \right) \\
 &\quad + \frac{1}{4\pi K(\text{石英基板})} + \frac{1}{4\pi K(\text{液晶})} \\
 &= \frac{1}{A} \left(\frac{450 \times 10^{-8} \text{ cm}}{0.8} + \frac{800 \times 10^{-8} \text{ cm}}{0.014} \right. \\
 &\quad \left. + \frac{3500 \times 10^{-8} \text{ cm}}{0.8} + \frac{7500 \times 10^{-8} \text{ cm}}{0.014} \right) \\
 &\quad + \frac{1}{4\pi \times 0.014} + \frac{1}{4\pi \times 0.0016} \\
 &= \frac{1}{A} (5.97 \times 10^{-3}) + 55.684 + 5.0 \times 10^{-3} \\
 &= \frac{1}{A} (5.97 \times 10^{-3}) + 55.684 \quad [^\circ\text{C}/\text{W}]
 \end{aligned}$$

但し、Aは素子表面積 (cm²) , Kは熱伝導率 (W/cm・K)

及びdは膜厚 (cm) である。

【0015】上述の計算結果を図8にグラフ化した。このグラフの縦軸は熱抵抗R_tであり横軸は素子面積Aで

ある。素子面積あるいはデバイス面積が大きくなるに従って熱抵抗は定常値に近づく。

イスの実際の面積を示す。

【表1】

【0016】次に以下の表1に本発明が適用されるデバ

	素 子	チャンネル型	W/L ($\mu\text{m}/\mu\text{m}$)	面 積 (cm^2)
1	入力バッファ	PCH	50/7	3.50E-06
2	入力バッファ	NCH	100/7	7.00E-06
3	出力バッファ	PCH	60/7	4.20E-06
4	出力バッファ	NCH	100/7	7.00E-06
5	保護回路	NCH	1734/10	1.73E-04
6	保護回路	NCH	1734/10	1.73E-04

【0017】入力バッファを構成するPチャンネルトランジスタのチャンネル幅Wは50 μm でありチャンネル長Lは7 μm である。従って、デバイス面積は3.5 $\times 10^{-6}\text{cm}^2$ となる。以下同様に、入力バッファのNチャンネルトランジスタは7 $\times 10^{-6}\text{cm}^2$ であり、出力バッファのPチャンネルトランジスタは4 $\times 10^{-6}\text{cm}^2$ であり、出力バッファのNチャンネルトランジスタは7 $\times 10^{-6}\text{cm}^2$ であ

り、保護回路のNチャンネルトランジスタは1.73 $\times 10^{-4}\text{cm}^2$ である。

【0018】次に、表1で得られたデバイス面積データに従って各TFTの消費電力及び熱抵抗を求め最終的に熱平衡状態における各TFTの昇温分を見積った。結果を以下の表2に示す。

【表2】

	最大出力電流	駆動電圧 (V)	消費電力 (W)	熱抵抗 ($^{\circ}\text{C}/\text{W}$)	温度(昇温分) ($^{\circ}\text{C}$)
1	1. 25E-03	1. 40E+01	1. 75E-02	1. 76E+03	3. 08E+01
2	2. 50E-03	1. 40E+01	3. 50E-02	9. 09E+02	3. 18E+01
3	1. 50E-03	1. 40E+01	2. 10E-02	1. 48E+03	3. 10E+01
4	2. 50E-03	1. 40E+01	3. 50E-02	9. 09E+02	3. 18E+01
5	4. 35E-02	1. 40E+01	6. 09E-01	9. 02E+01	5. 49E+01
6	4. 35E-02	1. 40E+01	6. 09E-01	9. 02E+01	5. 49E+01

【0019】表2に示すデータに関し、各TFTの最大出力電流についてはチャンネル幅Wが20 μm でチャンネル長Lが7 μm のデバイスに流れるオン電流が500 μA 程度である事を基準にして比例計算により求めた。駆動電圧についてはアクティブマトリクス型液晶表示装置に印加される標準的な値14Vに設定した。消費電力は各TFTについて最大出力電流と駆動電圧を掛け合わせて計算した。又、熱抵抗については先に求めた数式に従って計算した。最後に、熱平衡状態からの昇温分については消費電力と熱抵抗の値を掛け合わせて求めた。この結果によると、入力バッファ及び出力バッファに用いられるTFTについては熱平衡状態に対して30 $^{\circ}\text{C}$ 程度局部的に温度が上昇する。又、保護回路に用いられるTFTについては55 $^{\circ}\text{C}$ 程度まで局部的に昇温する。例えば、液晶表示装置の動作環境温度が70 $^{\circ}\text{C}$ 程度である場合に

は入力バッファ及び出力バッファ周辺は100 $^{\circ}\text{C}$ まで上昇し、保護回路の周辺は125 $^{\circ}\text{C}$ まで上昇する。この状態から考えると、熱伝導部材を設け放熱を行なう事は液晶表示装置の熱破壊を防止する上で必要不可欠である。

40 【0020】液晶パネルに充填される液晶材料には温度依存性があり周囲環境温度の影響を受ける。一般に上限補償温度55 $^{\circ}\text{C}$ が規格になっている。実際には照明用としてバックライトが用いられるのでその加熱分15 $^{\circ}\text{C}$ を見込んで70 $^{\circ}\text{C}$ までの正常動作を保証する必要がある。しかしながら、何ら放熱手段を備えない場合には上述した様に熱源からの発熱によりパネル温度は容易に100 $^{\circ}\text{C}$ 程度まで上昇する。これに熱暴走が加わるとパネル温度はさらに上昇する。液晶パネルに設けられた偏光板やカラーフィルタは有機材料から構成されており軟化点は

50 120 $^{\circ}\text{C}$ 程度である。従って、パネル温度上昇があると

容易に損傷を受けフィルムが剥離したり変色する惧れがある。かかる故障発生を防止する為に本発明の放熱手段は実際的に有効である。

【0021】

【発明の効果】以上説明した様に、本発明によれば、石英ガラス等の絶縁基板上に薄膜トランジスタからなる駆動回路部を形成した液晶表示装置において、駆動回路内の大きな電流駆動能力を有する薄膜トランジスタの周辺及び／又は上部に熱伝導部材を設けるとともにこれを外部支持体に接続する構造とした。この為局所的な温度上昇を抑制する事ができ液晶表示装置の熱的な損傷を防止できるという効果がある。又、液晶表示装置に含まれる駆動回路の熱暴走が抑えられるので信頼性が向上するという効果がある。

【図面の簡単な説明】

【図1】本発明にかかる液晶表示装置の第一実施例を示す外観斜視図である。

【図2】図1に示す第一実施例の要部拡大図である。

【図3】本発明にかかる液晶表示装置の第二実施例を示す要部断面図である。

【図4】本発明にかかる液晶表示装置に組み込まれる駆動回路部のブロック図である。

【図5】本発明が適用される入力バッファ回路の構成を示す回路図である。

【図6】本発明が適用される保護回路の構成図である。

【図7】発熱量の算定に用いられた熱源モデルを示す模式図である。


【図8】TFT素子の熱抵抗とデバイス寸法との関係を示すグラフである。

【図9】従来の液晶表示装置の外観斜視図である。


【符号の説明】

- 1 液晶表示装置
- 2 アクティブマトリクス基板
- 3 対向基板
- 4 スペース
- 5 TFT
- 6 熱伝導部材
- 7 放熱パッド


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図8】



【図7】



【図9】



フロントページの続き

(51)Int.Cl.²

H 0 1 L 29/784

識別記号

庁内整理番号

F I

技術表示箇所